我們的世界充滿了聲色光影，必須通過模擬電子設(shè)備進(jìn)行檢測和捕捉。之后，這些模擬信號必須轉(zhuǎn)換為數(shù)字格式，以供計算機(jī)和其他數(shù)字設(shè)備處理，然后才能以電子形式通過不同的網(wǎng)絡(luò)分享。在 PCB 中，這種格式轉(zhuǎn)換由混合信號電路完成，而為了滿足當(dāng)今的電子需求，還有大量的前期工作需要完成。本文將介紹一些高速模擬版圖技巧，幫助我們順利完成混合信號 PCB 設(shè)計。

混合信號 PCB 設(shè)計

從我們所見所聞，到溫度和運動，不同電子設(shè)備會捕捉到無數(shù)的感官事件。這些動作和事件都以模擬信號的形式被捕捉，然后經(jīng)過轉(zhuǎn)換，在計算機(jī)等數(shù)字系統(tǒng)中進(jìn)行處理。轉(zhuǎn)換由系統(tǒng)內(nèi)的混合信號電路板中的模數(shù)轉(zhuǎn)換器完成。

根據(jù)信號來源的大小，模擬信號也會有所不同。例如，攝像頭或麥克風(fēng)檢測到的光或聲的大小將改變所捕獲信號的振幅。然而，模擬電路的信號依賴于連續(xù)的電壓或電流，并在傳輸和接收過程中依靠精確的控制來得到正確解讀。相比之下，數(shù)字信號只有兩個值：開和關(guān)。這種結(jié)構(gòu)上的特點使數(shù)字信號在傳輸時的誤差容許幅度更大，因此設(shè)計數(shù)字信號比設(shè)計模擬信號要更加容易。

PCB 設(shè)計師必須在版圖設(shè)計過程中對模擬和數(shù)字電路進(jìn)行適當(dāng)分離，以防止這兩種信號產(chǎn)生相互影響。下文深亞電子將探討如何通過不同的方法實現(xiàn)這一點。

高速模擬版圖設(shè)計技巧：器件放置和走線布線

模擬和數(shù)字電路最終能否成功運行，在很大程度上取決于 PCB 設(shè)計中層堆疊的配置效果。高速信號需要相鄰層上具有參考平面，用作信號回流路徑，以減少噪聲并提高信號完整性。因此，在配置電路板層堆疊時，需要考慮到一般的放置方法，以確保在適當(dāng)?shù)膶由嫌凶銐虻目臻g進(jìn)行布線。設(shè)計師可以遵循高速模擬版圖設(shè)計技巧，來實現(xiàn)這一目標(biāo)，如按器件的功能和電路塊對器件進(jìn)行分組，并創(chuàng)建作為實際器件放置模板的布局規(guī)劃。布局規(guī)劃需要將數(shù)字和模擬電路在功能分區(qū)中相互隔離，而組與組之間的互連則用于直接布線。

布局規(guī)劃完成后，設(shè)計師可以直接放置器件。請記住，我們的目標(biāo)是使布線盡可能短而直接，所以必須相應(yīng)地調(diào)整元件的位置。這里總結(jié)了一些高速模擬版圖的設(shè)計技巧和放置注意事項，在設(shè)計模擬電路時需要格外注意：

放置元件

1. 元件的放置要便于彼此之間直接布線。
2. 不要將元件放置在不得不穿過模擬電路對數(shù)字信號進(jìn)行布線的地方，反之亦然。
3. 盡可能地讓元件緊湊放置，以減少模擬走線的長度。
4. 切記，要根據(jù)裝配商推薦的可制造性設(shè)計 (Design for Manufacturability， DFM) 標(biāo)準(zhǔn)來放置元件。
5. 使噪聲大的元件（如 ADC）遠(yuǎn)離電路板的邊緣，更多地將其放置在中心位置。

許多 PCB 設(shè)計師使用的工作流程是先放置元件然后再布線；然而，對于模擬版圖設(shè)計來說，同時放置元件和布線有時會有所幫助：

走線布線

1. 走線布線要盡可能短而直接。布線時，元件要盡量緊密放置，這將有助于減少可能的阻抗不匹配和信號反射。
2. 在對模擬電路進(jìn)行布線時，要使用更寬的走線。
3. 盡可能將模擬走線限制在一個板層中。過孔會產(chǎn)生電感，在各層之間用過孔過渡的次數(shù)越少越好。
4. 布線時不要讓模擬走線穿過數(shù)字電路區(qū)域，也不要讓數(shù)字走線穿過模擬區(qū)域。
5. 盡可能將模擬和數(shù)字布線限制在各自的電路區(qū)域內(nèi)，這將進(jìn)一步減少可能的混合信號串?dāng)_。

模擬和數(shù)字信號布線的最后一條規(guī)則是，不要讓走線穿過參考平面的隔斷區(qū)域。如果布線穿過參考平面上的這些區(qū)域，則會由于信號返回路徑不佳而容易產(chǎn)生噪聲。

模擬版圖設(shè)計中電源分配網(wǎng)絡(luò)建議

設(shè)計中的模擬和數(shù)字元件都需要獲得“干凈的”電源，但高速 PCB 經(jīng)常被電源分配網(wǎng)絡(luò)中的諸多問題所困擾，如瞬態(tài)振鈴。要解決這種問題，通常要在設(shè)計中添加大量的去耦電容器，并在堆疊中將接地層和電壓層相鄰放置，以便提供較高的平面間電容。此處再次提醒，如何配置板層堆疊對混合信號設(shè)計的成功至關(guān)重要。

如何在設(shè)計上布置接地平面，對電路板的運行來說也是至關(guān)重要的。正如前文所述，信號不應(yīng)該在接地平面被破壞的地方布線。如上圖所示，無論是接地平面上的空隙還是密集的過孔區(qū)域，接地平面遭到破壞都可能會阻斷信號的清晰返回路徑，迫使它在返回源頭的途中四處游蕩。這種游蕩是造成設(shè)計中出現(xiàn)電磁干擾和信號完整性不佳的主要原因之一。為了避免這些問題，需要確保信號在參考平面上有一個清晰的返回路徑，以獲得最佳的電路板性能。

Cadence® Allegro® PCB Editor 設(shè)計工具提供了先進(jìn)的功能，可以幫助我們設(shè)計信號返回路徑，

在電路板上，信號回流路徑出現(xiàn)重大問題的罪魁禍?zhǔn)字皇欠指罱拥仄矫?。如果設(shè)計包括一個分割的平面，就不要讓走線布線穿過這個分割的平面。否則，信號的返回路徑將被完全切斷，造成更嚴(yán)重的信號完整性問題。然而，更好的做法是完全不分割接地平面。盡管許多人認(rèn)為分割接地平面能更好地隔離電路的模擬和數(shù)字區(qū)域，但它產(chǎn)生的問題之多也會超出預(yù)期。前文已經(jīng)提到了這不利于產(chǎn)生清晰的信號返回路徑，如果使用底盤接地，這還有可能在各部分之間引入共模電流。相反，如果有一個完整的接地平面，并將電路的模擬和數(shù)字區(qū)域分開放置和布線，就可以為必須在各部分之間移動的少數(shù)信號提供清晰的返回路徑。避免分割接地平面可以解決許多電磁干擾問題，實現(xiàn)“更干凈”的設(shè)計，因為模擬和數(shù)字信號會自然而然地在其走線周圍形成緊密的回流路徑。

顯然，在這樣的設(shè)計中，許多細(xì)節(jié)需要在 PCB 版圖中加以管理。此時，采用先進(jìn)的設(shè)計系統(tǒng)可以為設(shè)計師提供更高層次的幫助。

有助于 PCB 設(shè)計的CAD 工具

要想按照嚴(yán)格的空間寬度放置元件，并為模擬電路進(jìn)行不同走線寬度和間隔的布線，需要進(jìn)行詳細(xì)的數(shù)據(jù)庫管理。確保充分設(shè)置并使用 CAD 系統(tǒng)的設(shè)計規(guī)則來控制這些約束條件