關(guān)于組合邏輯電路

用數(shù)字信號完成對數(shù)字量進(jìn)行算術(shù)運算和邏輯運算的電路稱為數(shù)字電路，或數(shù)字系統(tǒng)。由于它具有邏輯運算和邏輯處理功能，所以又稱數(shù)字邏輯電路。

數(shù)字電路根據(jù)邏輯功能的不同特點，可以分成兩大類，一類叫組合邏輯電路（簡稱組合電路），另一類叫做時序邏輯電路（簡稱時序電路）。組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān)。

組合邏輯電路的邏輯函數(shù)如下：

Li=f（A1，A2，A3……An） （i=1，2，3…m）

其中，A1~An為輸入變量，Li為輸出變量。

組合邏輯電路分析

分析步驟:

（1） 根據(jù)邏輯電路圖，寫出輸出邏輯函數(shù)表達(dá)式；

（2） 根據(jù)邏輯表達(dá)式，列出真值表；

（3） 由真值表或表達(dá)式分析電路功能。

常用組合邏輯電路

常用組合邏輯電路包括：算術(shù)運算電路、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器等。

1、算術(shù)運算電路

a、半加器與全加器

兩個數(shù)A、B相加，只求本位之和，暫不管低位送來的進(jìn)位數(shù)，稱之為“半加”，完成半加功能的邏輯電路叫半加器。兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來的進(jìn)位數(shù)，稱為“全加”，實現(xiàn)這一功能的邏輯電路叫全加器。

b、加法器

實現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。根據(jù)進(jìn)位方式不同，有串行進(jìn)位加法器和超前進(jìn)位加法器兩種。

2、編碼器

用代碼表示特定信號的過程叫編碼；實現(xiàn)編碼功能的邏輯電路叫編碼器。編碼器的輸入是被編碼的信號，輸出是與輸入信號對應(yīng)的一組二進(jìn)制代碼。編碼器包括普通編碼器和優(yōu)先編碼器。

3、譯碼器

把二進(jìn)制代碼按照愿意轉(zhuǎn)換相應(yīng)輸出信號的過程叫譯碼。完成譯碼功能的邏輯電路叫譯碼器。譯碼器的n個輸入，m個輸出應(yīng)滿足2n≥m。譯碼器有二進(jìn)制譯碼器、二—十進(jìn)制譯碼器、數(shù)字顯示譯碼器等類型。

4、數(shù)據(jù)選擇器

數(shù)據(jù)選擇器（data selector） 根據(jù)給定的輸入地址代碼，從一組輸入信號中選出指定的一個送至輸出端的組合邏輯電路。有時也把它叫做多路選擇器或多路調(diào)制器（multiplexer）。

5、數(shù)據(jù)分配器

能夠?qū)?個輸入數(shù)據(jù)，根據(jù)需要傳送到m個輸出端的任何一個輸出端的電路，叫做數(shù)據(jù)分配器，又稱為多路分配器，其邏輯功能正好與數(shù)據(jù)選擇器相反。

6、數(shù)值比較器

在數(shù)字電路中，經(jīng)常需要對兩個位數(shù)相同的二進(jìn)制數(shù)進(jìn)行比較，以判斷它們的相對大小或者是否相等，用來實現(xiàn)這一功能的邏輯電路就成為數(shù)值比較器。

組合邏輯電路設(shè)計

一般步驟:

（1） 由實際邏輯問題列出真值表；

（2） 由真值表寫出邏輯表達(dá)式；

（3） 化簡、變換輸出邏輯表達(dá)式；

（4） 畫出邏輯圖。

例：試用與非門設(shè)計一個三變量表決電路，表決規(guī)則為少數(shù)服從多數(shù)。

解: （1） 列真值表

設(shè): 由A、B、C表示三個輸入變量，F(xiàn)表示表決結(jié)果。并設(shè)A、B、C為1表示贊成，為0表示反對；F為1表示表決通過，為0 表示不通過。

（2） 化簡、求最簡函數(shù)表達(dá)式

（3） 畫出電路圖