無論是剛學(xué)習(xí)PCB設(shè)計(jì)，還是已經(jīng)成為了PCB Layout工程師，Allegro軟件都是大家必須要熟練掌握的工具！

單位換算

1mil = 0.0254 mm

1mm = 39.3701 mil

默認(rèn)情況下我們更傾向于使用mil單位繪制PCB板。

Allegro建立電路板板框

1）設(shè)置繪圖區(qū)參數(shù)，包括單位，大小。

2）定義outline區(qū)域

3）定義route keepin區(qū)域（可使用Z-copy操作）

4）定義package keepin區(qū)域

5）添加定位孔

創(chuàng)建總線

1）打開約束管理器（electronical constraint spreadsheet）

2）顯示指定網(wǎng)絡(luò)飛線：Display –> show rats –> net 然后在約束管理器中選擇要顯示的網(wǎng)絡(luò)

3）如果要設(shè)置等長線，但是在線上有端接電阻，那么需要進(jìn)行設(shè)置（x net），使得計(jì)算的時(shí)候跨過端接電阻。這就需要為每一個(gè)端接電阻設(shè)置仿真模型庫，設(shè)置完成以后，就可以在約束管理器中的看到網(wǎng)絡(luò)變?yōu)榱藊 net

4）添加信號(hào)仿真模型庫：Analyze –> SI/EMI Sim –> Library 添加模型庫 –> Add existing library –> local library path

5）對每個(gè)新建添加模型：Analyze –> SI/EMI Sim –> Model 會(huì)顯示出工程中的器件，然后為每個(gè)器件添加仿真模型。對于系統(tǒng)庫里面的元件有自己的模型庫，可以利用Auto Setup自動(dòng)完成。對于系統(tǒng)庫里面沒有的模型，選擇find model

6）在約束管理器中，點(diǎn)擊object –> 右鍵，即可利用filter選擇需要選擇的網(wǎng)絡(luò)，可以選擇差分對，x net等。

7）創(chuàng)建總線：在約束管理器中，選擇net –> routing –> wiring 然后選擇需要?jiǎng)?chuàng)建為總線的網(wǎng)絡(luò) –> 右鍵，create –> bus

設(shè)置拓?fù)浼s束

線長約束規(guī)則設(shè)置

1）對線長的要求，實(shí)際就是設(shè)置延時(shí)，可以按照長度來設(shè)置，也可以按照延時(shí)來設(shè)置

2）打開約束管理器 –> Electronic constraint set –> All constraint –> User – defined 選擇在設(shè)置拓?fù)浣Y(jié)構(gòu)時(shí)設(shè)置好的網(wǎng)絡(luò) –> 右鍵選擇SigXplore–> 在pro delay里選擇。也就是說如果要想設(shè)置線長約束，需要先定義一個(gè)拓?fù)浣Y(jié)構(gòu)，然后再指定這個(gè)拓?fù)浣Y(jié)構(gòu)的網(wǎng)絡(luò)約束。

相對延遲約束規(guī)則設(shè)置（即等長設(shè)置）

1）在設(shè)置相對延遲約束之前也需要先建立拓?fù)浼s束

2）在拓?fù)浼s束對話框 –> set constraint –> Rel Prop Delay 設(shè)定一個(gè)新規(guī)則的名稱 –> 指定網(wǎng)絡(luò)起點(diǎn)和終點(diǎn) –> 選擇local（對于T型網(wǎng)絡(luò)的兩個(gè)分支選擇此選項(xiàng)）和global（對于總線型信號(hào)）

重命名元器件序號(hào)

1）Logic-->Auto Rename Refdes-->Rename-->彈出對話框，選擇Use default grid和Rename all

2）components-->單擊more，OK-->單擊rename進(jìn)行重命名

Allegro封裝原點(diǎn)修改

1）打開dra文件后，在菜單欄 setup - change drawing origin

2）在命令欄輸入新的參考點(diǎn)位置，如想更改新坐標(biāo)位置為 1,2 。輸入 x 1 2

Allegro布線時(shí)添加過孔

1）在放置過孔前先要進(jìn)行簡單的設(shè)置。

在菜單欄Setup->Constraints->physical

出來的列表里面找到vias 點(diǎn)擊出現(xiàn)一個(gè)對話框在對話框中選擇需要的過孔。（類型比較多可以在下面過濾器輸入v*）

選擇好過孔后關(guān)閉即可。

當(dāng)然還有很多約束在這里設(shè)置，比如多大的線寬對應(yīng)多大的過孔.

2）使用過孔：

在布線的時(shí)候雙擊左鍵即可添加過孔，或者點(diǎn)擊右鍵。

差分布線

1）差分線走線：route –> conect然后選擇差分對中的一個(gè)引腳，如果已經(jīng)定義了差分對，就會(huì)自動(dòng)進(jìn)行差分對布線。

2）如果在差分布線時(shí)想變?yōu)閱味俗呔€，可以點(diǎn)擊右鍵：single trace mode

修改文字大小

1）Setup-->design parameter-->在text選項(xiàng)卡中點(diǎn)擊Setup text sizes，修改線寬【常用值20，25，30，6，3】

2）Edit-->change，在控制面板的find頁面僅選擇Text；在options頁面設(shè)置class為Ref Des，New subclass為Assembly_Top，勾選Text block欄選擇字號(hào)à選擇整個(gè)PCB板，所有字體高亮顯示-->右擊done